生命科学関連特許情報
| タイトル： | 公開特許公報(A)_欠陥検出方法、欠陥検出装置、および半導体基板の製造方法 |
| 出願番号： | 2012042509 |
| 年次： | 2013 |
| IPC分類： | G01N 25/72,G01B 11/00,G02F 1/13 |
特許情報キャッシュ
中島 隆宏 JP 2013178176 公開特許公報(A) 20130909 2012042509 20120228 欠陥検出方法、欠陥検出装置、および半導体基板の製造方法 シャープ株式会社 000005049 特許業務法人原謙三国際特許事務所 110000338 中島 隆宏 G01N 25/72 20060101AFI20130823BHJP G01B 11/00 20060101ALI20130823BHJP G02F 1/13 20060101ALI20130823BHJP JPG01N25/72 GG01B11/00 HG02F1/13 101 6 4 ＯＬ 12 2F065 2G040 2H088 2F065AA03 2F065AA14 2F065AA18 2F065BB02 2F065CC00 2F065CC01 2F065DD03 2F065FF04 2F065GG09 2F065JJ00 2F065JJ03 2F065JJ05 2F065JJ26 2F065MM03 2F065MM07 2F065PP12 2G040AA06 2G040AB12 2G040CA01 2G040CA23 2G040DA06 2H088FA13 2H088FA30 本発明は、液晶パネルおよび太陽電池パネル等の半導体基板に形成された配線の欠陥検出に好適な欠陥検出方法、欠陥検出装置、および半導体基板の製造方法に関する。 従来から、半導体基板における配線の欠陥を検出するために、赤外線画像を用いて欠陥の発熱を観測する技術がある。例えば、特許文献１では、発熱パターン、欠陥の位置や数量などに応じて、印加電圧、検出位置、レンズ、赤外線検出器等を切り換え、欠陥位置を特定する技術が開示されている。特開平０６−２０７９１４号公報（公開日：１９９４年７月２６日） ここで、半導体基板へ検査用の電圧を印加するための検査用配線（検査パターン）を有さない半導体基板では、図６（ａ）に示すように、短絡欠陥がある場合、それに繋がるゲート線（走査線）用パッド５１とソース線（信号線）用パッド５２とに電圧印加されると、短絡欠陥部分が発熱する。よって、電圧印加時に発熱を検知することで、短絡欠陥を検出できる。そのため、検査パターンを有さない半導体基板では、特許文献１の技術を用いて短絡欠陥を検出することができた。 しかしながら、特許文献１の技術を用いても、検査パターンを有する半導体基板においては、欠陥を検出することが困難となる。それは、図６（ｂ）に示すように、欠陥のある配線が、検査パターンに接続したトランジスタである検査用トランジスタ（以下では、ＡＳＬ−ＴＦＴと称する）と電気的接続していると、欠陥が発熱しない（発熱し難い）ので、赤外線画像から発熱している欠陥を検出できないからである。欠陥が発熱しない（発熱し難い）理由は、ＡＳＬ−ＴＦＴは抵抗が高いため、ＡＳＬ−ＴＦＴによりバスライン（半導体基板における画素部を印加するための縦横の配線）に流れる電流量が制限され、欠陥を検出するのに必要な電流量が確保できないためである。なお、検査パターンは、半導体基板をパネルとして組み立てた後の通常使用時には使用されない配線パターンである。検査パンターンは実装工程前にカットされるか、あるいは、通常使用時に検査パターンに印加されないようにパネルが構成される。 本発明は、上記の課題に鑑みて為されたものであり、その目的は、半導体基板の欠陥を温度分布図から検出するのに必要な電流量が制限される場合でも、半導体基板（リーク欠陥基板）上の欠陥を高精度に検出することができる方法および装置、並びに半導体基板の製造方法を提供することにある。 本発明に係る欠陥検出方法は、上記の課題を解決するために、複数の配線と当該配線に電気的接続する複数の半導体素子とが形成された半導体基板の、前記配線に電圧を印加する電圧印加工程と、前記電圧印加工程中の前記半導体基板の温度分布情報を取得する工程と、前記温度分布情報に基づき発熱した前記半導体素子の位置を特定する位置特定工程と、予め判明している前記複数の半導体素子の位置と前記複数の配線との電気的接続関係の情報から、前記複数の配線のうち前記発熱した半導体素子と電気的接続する前記配線を短絡欠陥のある欠陥配線と判定する欠陥配線判定工程と、を含むことを特徴としている。 上記の方法によれば、複数の配線への電圧印加により発熱した半導体素子の位置を特定し、予め判明している複数の半導体素子の位置と複数の配線との電気的接続関係の情報から、複数の配線のうち発熱した半導体素子と電気的接続する配線を短絡欠陥のある欠陥配線と判定することができる。よって、上記方法によれば、半導体基板の欠陥を温度分布図から検出するのに（半導体基板の欠陥を発熱させるのに）必要な電流量が制限される（確保できない）場合であっても、欠陥配線に電気的に接続する半導体素子の発熱が観測できれば、その位置を特定し、短絡欠陥のある欠陥配線を検出することができる。言い換えれば、欠陥の発熱量（赤外線画像の強度）に関わらず、半導体基板上の短絡欠陥を検出することができる。 また、本発明に係る欠陥検出方法は、さらに、前記半導体基板の画像検査を実行して異物の位置を特定する画像検査工程と、前記画像検査工程にて特定された異物の位置が、前記欠陥配線判定工程にて欠陥配線と判定された配線上にある場合に、当該異物のある位置を短絡欠陥がある位置と判定する短絡欠陥位置判定工程と、を含むことが好ましい。 上記方法によると、画像検査を行うことで異物の位置を特定でき、異物の位置が、欠陥配線と判定された配線上にある場合に、当該異物のある位置を短絡欠陥がある位置と判定する。よって、欠陥配線上の欠陥の位置を特定することができる。 また、本発明に係る欠陥検出方法は、上記の方法に加えて、前記複数の半導体素子は、前記半導体基板の駆動回路部に形成された、前記半導体基板へ検査用の電圧を印加するための検査用配線である検査パターンに接続した検査用ランジスタであってもよい。 半導体基板へ検査用の電圧を印加するための検査用配線である検査パターンに接続した検査用ランジスタは抵抗が高いため、半導体基板に含まれていると、半導体基板の配線に電圧を印加しても、欠陥が発熱し難く、赤外線画像による温度分布図から欠陥を検出することが困難である。しかしながら、本発明の方法を用いることで、検査用トランジスタが含まれている半導体基板であっても、検査用トランジスタが発熱しているなら、その位置を特定することで、発熱した検査用ランジスタに電気的接続する配線に欠陥があると判定することができる。 また、本発明に係る欠陥検出方法は、上記の方法に加えて、前記複数の配線は、並列配置された第１の配線群と、当該第１の配線群と交差するよう並列配置された第２の配線群と、から成り、前記位置特定工程にて、発熱した前記第１の配線群用の検査用ランジスタの位置と、発熱した前記第２の配線群用の検査用トランジスタの位置と、が判定された場合、前記欠陥配線判定工程では、さらに、発熱した前記第１の配線群用の検査用トランジスタが電気的接続する配線と、発熱した前記第２の配線群用の検査用ランジスタが電気的接続する配線と、の交点を短絡欠陥がある位置と判定してもよい。 このように、第１の配線群（例えば、ゲート配線）用の検査用トランジスタが電気的接続する配線と、発熱した第２の配線群（例えば、ソース配線）用の検査用トランジスタが電気的接続する配線と、の交点を短絡欠陥がある位置と判定することで、容易に短絡欠陥の位置を判定することができる。 また本発明の係る欠陥検出装置は、上記の課題を解決するために、複数の配線と当該配線に電気的接続する複数の半導体素子とが形成された半導体基板の、前記配線に電圧を印加する電圧印加手段と、前記電圧印加工程中の前記半導体基板の温度分布情報を取得する温度分布情報取得手段と、前記取得した温度分布情報に基づき発熱した前記半導体素子の位置を特定する位置特定手段と、前記複数の半導体素子の位置と前記複数の配線との電気的接続関係の情報を記憶する記憶手段と、前記記憶手段に記憶された前記電気的接続関係の情報を基に、前記複数の配線のうち前記発熱した半導体素子と電気的接続する前記配線を短絡欠陥のある欠陥配線と判定する欠陥配線判定手段と、を備えていることを特徴としている。 上記の構成によれば、複数の配線への電圧印加により発熱した半導体素子の位置を特定し、予め判明している複数の半導体素子の位置と複数の配線との電気的接続関係の情報から、複数の配線のうち発熱した半導体素子と電気的接続する配線を短絡欠陥のある欠陥配線と判定することができる。よって、上記方法によれば、半導体基板の欠陥を温度分布図から検出するのに必要な電流量が制限される場合であっても、欠陥配線に電気的に接続する半導体素子の発熱が観測できれば、その位置を特定し、短絡欠陥のある欠陥配線を検出することができる。言い換えれば、欠陥の発熱量に関わらず、半導体基板上の短絡欠陥を検出することができる。 本発明に係る半導体基板の製造方法は、上記の課題を解決するために、複数の配線と当該配線に電気的接続する複数の半導体素子とが形成された半導体基板の、前記配線に電圧を印加する電圧印加工程と、前記電圧印加工程中の前記半導体基板の温度分布情報を取得する温度分布情報取得工程と、前記取得した温度分布情報に基づき発熱した前記半導体素子の位置を特定する位置特定工程と、予め判明している前記複数の半導体素子の位置と前記複数の配線との電気的接続関係の情報から、前記複数の配線のうち前記発熱した半導体素子と電気的接続する前記配線を短絡欠陥のある欠陥配線と判定する欠陥配線判定工程と、を含むことを特徴としている。 上記方法によると、半導体基板の欠陥を温度分布図から検出するのに必要な電流量が制限される場合であっても、短絡欠陥のある欠陥配線を検出することができる。そして、その欠陥配線を修正することで、欠陥の無い、高品位の半導体基板を製造することができる。 以上のように、本発明に係る欠陥検出方法または欠陥検出装置によると、半導体基板の欠陥を温度分布図から検出するのに（半導体基板の欠陥を発熱させるのに）必要な電流量が制限される（確保できない）場合であっても、欠陥配線に電気的に接続する半導体素子の発熱が観測できれば、その位置を特定し、短絡欠陥のある欠陥配線を検出することができる。言い換えれば、欠陥の発熱量（赤外線画像の強度）に関わらず、半導体基板上の短絡欠陥を検出することができる。（ａ）は、本発明の実施形態に係る欠陥検出装置の構成を示すブロック図、（ｂ）は、液晶パネルを有するマザー基板の構成を示す斜視図である。上記欠陥検出装置の構成を示す斜視図である。（ａ）は、液晶パネル、（ｂ）は、上記欠陥検出装置の有するプローブの平面図である。本発明の実施形態に係る欠陥検出方法を示すフローチャートである。（ａ）（ｂ）は、液晶パネルの温度分布画像を示す模式図である。（ａ）は、ＡＳＬ−ＴＦＴを含まない半導体基板の温度分布画像を示す模式図であり、（ｂ）は、ＡＳＬ−ＴＦＴを含む半導体基板の温度分布画像を示す模式図である。 本発明に係る欠陥検出装置および欠陥検出方法の一実施形態について、図１〜図５を参照して説明する。 （１）欠陥検出装置の構成 図１の（ａ）は、本実施形態における欠陥検出装置１００の構成を示すブロック図であり、図１の（ｂ）は、欠陥検出装置１００を用いて配線欠陥が検出される対象であるマザー基板（半導体基板）１の斜視図である。マザー基板１には複数の液晶パネル（半導体基板）２が形成されており、液晶パネル２には、並列配置された走査線（複数の配線、第１の配線群）、走査線と交差するように並列配置された信号線（複数の配線、第２の配線群）、および、走査線と信号線とが交差する各交点にＴＦＴが形成されている。 さらに、液晶パネル２には、液晶パネル２へ検査用の電圧を印加するための検査用配線（検査パターン）と、この検査パンターンに接続する複数の検査用トランジスタ（半導体素子）が形成されている。検査用トランジスタは、走査線または信号線に電気的接続する。この検査用トランジスタを、以下では、ＡＳＬ−ＴＦＴと称する。 なお、検査パターンは、液晶パネル２を組み立てた後の通常使用時には使用されない配線パターンである。検査パンターンは実装工程前にカットされるか、あるいは、通常使用時に検査パターンに印加されないようにパネルが構成される。 欠陥検出装置１００は、図１の（ｂ）に示すマザー基板１上に形成された複数の液晶パネル２において配線等の欠陥を検出することができる。そのため、欠陥検出装置１００は、図１の（ａ）に示すように、液晶パネル２と導通させるためのプローブ３、および、プローブ３を各液晶パネル２上に移動させるプローブ移動手段４を備えている。また欠陥検出装置１００は、液晶パネル２の温度分布を示す赤外線画像（温度分布図情報）を取得するための赤外線カメラ５、および、赤外線カメラ５を液晶パネル２上において移動させるカメラ移動手段６を備えている。更に欠陥検出装置１００は、プローブ移動手段４およびカメラ移動手段６を制御する制御部７（位置特定手段、欠陥配線判定手段）を備えている。 プローブ３には、液晶パネル２の配線間に電圧を印加するための電圧印加部９（電圧印加手段）が接続されている。これら抵抗測定部８および電圧印加部９は、制御部７により制御されている。 制御部７は、液晶パネル２が有するＡＳＬ−ＴＦＴの位置と複数の配線との電気的接続関係の情報である接続関係情報と、画像データとを記憶するデータ記憶部１０に接続されている。 図２は、本実施形態における欠陥検出装置１００の構成を示す斜視図である。欠陥検出装置１００は、図２に示すように、基台上にアライメントステージ１１が設置されており、アライメントステージ１１にはマザー基板１が載置できるように構成されている。マザー基板１が載置されたアライメントステージ１１は、プローブ移動手段４およびカメラ移動手段６のＸＹ座標軸と平行に位置調整される。このとき、アライメントステージ１１の位置調整には、アライメントステージ１１の上方に設けられた、マザー基板１の位置を確認するための光学カメラ１２が用いられる。 上記プローブ移動手段４は、アライメントステージ１１の外側に配置されたガイドレール１３ａにスライド可能に設置されている。また、プローブ移動手段４の本体側にもガイドレール１３ｂおよび１３ｃが設置されており、マウント部１４ａがこれらのガイドレール１３に沿ってＸＹＺの各座標方向に移動できるように設置されている。このマウント部１４ａには、液晶パネル２に対応したプローブ３が搭載されている。 カメラ移動手段６は、プローブ移動手段４の外側に配置されたガイドレール１３ｄにスライド可能に設置されている。また、カメラ移動手段６の本体にもガイドレール１３ｅおよび１３ｆが設置されており、３箇所のマウント部１４ｂ、１４ｃ、および１４ｄがこれらのガイドレール１３に沿ってＸＹＺの各座標方向に別々に移動することができる。 本実施形態において、欠陥検出装置１００に備えられている赤外線カメラ５は２種類ある。一方は、マクロ測定用の赤外線カメラ５ａであり、もう一方はミクロ測定用の赤外線カメラ５ｂである。 欠陥検出装置１００のマウント部１４ｃにはマクロ測定用の赤外線カメラ５ａが搭載され、マウント部１４ｂにはミクロ測定用の赤外線カメラ５ｂが搭載され、また、マウント部１４ｄには光学カメラ１６が搭載されている。 マクロ測定用の赤外線カメラ５ａは、視野が５２０×４０５ｍｍ程度まで広げられたマクロ測定が可能な赤外線カメラである。マクロ測定用の赤外線カメラ５ａは、視野を広げるため、例えば、４台の赤外線カメラを組み合わせて構成されている。すなわち、マクロ測定用の赤外線カメラ１台当たりの視野は、マザー基板１の概ね１／４になっている。 また、ミクロ測定用の赤外線カメラ５ｂは、視野が３２×２４ｍｍ程度と小さいが高分解能の撮影が行えるミクロ測定が可能な赤外線カメラである。 なお、カメラ移動手段６には、マウント部を追加して、欠陥箇所を修正するためのレーザ照射装置を搭載することもできる。レーザ照射装置を搭載することにより、欠陥部の位置を特定した後、欠陥部にレーザを照射することにより連続して欠陥修正を行うことができる。 プローブ移動手段４およびカメラ移動手段６は、それぞれが別々のガイドレール１３ａおよび１３ｄに設置されている。そのため、アライメントステージ１１の上方をＸ座標方向に、互いに干渉されずに移動することができる。これにより、液晶パネル２にプローブ３を接触させた状態のまま、赤外線カメラ５ａ、５ｂ、および光学カメラ１６を液晶パネル２上に移動させることができる。 図３（ａ）は、マザー基板１に形成されている複数の液晶パネル２のうちの１つの液晶パネル２の平面図である。各液晶パネル２には、図３（ａ）に示すように、走査線および信号線が交差する各交点にＴＦＴが形成された画素部１７、および、走査線および信号線をそれぞれ駆動する駆動回路部１８が形成されている。液晶パネル２の縁部には、端子部１９ａ〜１９ｄが設置されており、端子部１９ａ〜１９ｄは画素部１７または駆動回路部１８の配線と繋がっている。 ここで、ＡＳＬ−ＴＦＴの配置位置は、画素部１７の外側の駆動回路部１８である。 図３（ｂ）は、液晶パネル２に設置された端子部１９ａ〜１９ｄと導通させるためのプローブ３（電圧印加手段）の一例を示す平面図である。プローブ３は、図３（ａ）に示す液晶パネル２の大きさとほぼ同じ大きさの枠状の形状を成しており、液晶パネル２に設置された端子部１９ａ〜１９ｄに対応した複数のプローブ針２１ａ〜２１ｄを備えている。 図２に示す欠陥検出装置１００では、液晶パネル２毎に欠陥検出検査を行うが、１つのマザー基板１当たりの液晶パネル２の面取り数が多くなると、面取り数毎に検査を行う回数が増えいきタクトが長くなる。そこで、プローブ３は複数の液晶パネル２をまとめて検査できるように構成されていてもよい。このように、まとめて検査できるように構成されていると、複数の液晶パネル２を短時間で検査が可能となる。 複数のプローブ針２１ａ〜２１ｄは、スイッチングリレー（図示なし）を介して、プローブ針２１の一本ずつを個別に図１（ａ）に示す電圧印加部９に接続することができる。このため、プローブ３は、端子部１９ａ〜１９ｄに繋がる複数の配線を選択的に接続させたり、複数の配線をまとめて接続させたりすることができる。 また、プローブ３は、液晶パネル２とほぼ同じ大きさの枠の形状を成している。そのため、端子部１９ａ〜１９ｄと、プローブ針２１ａ〜２１ｄとの位置を合わせる際に、プローブ３の枠の内側から光学カメラ１６を用いて該位置を確認することができる。 上記のように、本実施形態に係る欠陥検出装置１００は、プローブ３、プローブ３と接続された電圧印加部９、および、赤外線カメラ５を備えている。そして、プローブ３を介して液晶パネル２の配線または配線間への電圧印加時に、赤外線カメラ５を用いて液晶パネル２の温度を測定する。 具体的には、電圧印加時に赤外線カメラ５を用いて液晶パネル２を動画で撮像する。撮像して得られた赤外線画像（温度分布図、温度分布情報）は、データ記憶部１０に保存される。赤外線画像により液晶パネルの温度分布情報を取得できるが、これは、従来公知の方法を利用できる。 以下では、上記の構成を具備する本実施形態の欠陥検出装置１００を用いて実施される欠陥検出について詳述する。 （２）欠陥検出方法 図４は、本実施形態に係る欠陥検出方法のフローチャートである。 本実施形態の欠陥検出方法は、図１の（ｂ）に示すマザー基板１に形成された複数の液晶パネル２について、以下のステップにて、順次、欠陥検出が実施される。 ます、プローブ移動手段４によりプローブ３が、位置調整がされたマザー基板１の検出対象となる液晶パネル２の上部に移動され、プローブ針２１ａ〜２１ｄが液晶パネル２の端子部１９ａ〜１９ｄと接触する。そして、端子部１９ａ〜１９ｄから液晶パネル２の配線に電圧を印加する（ステップＳ１：電圧印加工程）。 次に、赤外線カメラ５により、電圧印加工程中の液晶パネル２の赤外線画像（温度分布情報）を取得する（ステップＳ２：温度分布情報取得工程）と、制御部７は、この赤外線画像に基づき発熱したＡＳＬ−ＴＦＴの液晶パネル２における位置を特定する（ステップＳ３：位置特定工程）。 そして、制御部７は、データ記憶部１０に記憶された接続関係情報から、複数の配線のうちステップＳ３の位置特定工程にて特定された発熱した半導体素子と電気的接続する配線を、短絡欠陥のある欠陥配線と判定する（ステップＳ４：欠陥配線判定工程）。 以上の本実施形態に係る欠陥検出装置１００または欠陥検出方法を用いれば、液晶パネル２の複数の配線への電圧印加により発熱したＡＳＬ−ＴＦＴの位置を特定し、データ記憶部１０に記憶された接続関係情報から、複数の配線のうち発熱したＡＳＬ−ＴＦＴと電気的接続する配線を短絡欠陥のある欠陥配線と判定することができる。 よって、本実施形態に係る欠陥検出装置１００または欠陥検出方法によれば、液晶パネル２の欠陥を赤外線画像から検出するのに（液晶パネル２の欠陥を発熱させるのに）必要な電流量が制限される（確保できない）場合であっても、欠陥配線に電気的に接続するＡＳＬ−ＴＦＴの発熱が観測できれば、そのＡＳＬ−ＴＦＴの位置を特定し、短絡欠陥のある欠陥配線を検出することができる。言い換えれば、欠陥の発熱量（赤外線画像の強度）に関わらず、液晶パネル２上の短絡欠陥配線を検出することができる。このように、発熱している半導体素子の配置位置がわかれば、その半導体に繋がっている配線のどこかに欠陥があることがわかる。 さらに、本実施形態に係る欠陥検出方法は以下のステップを含むのが好ましい。ステップＳ４の後、液晶パネル２の画像検査を実行して異物の位置を特定し（ステップＳ５：画像検査工程）、ステップＳ５の画像検査工程にて特定された異物の位置が、Ｓ４の欠陥配線判定工程にて欠陥配線と判定された配線上にあるかを判定する（ステップＳ６：異物位置判定工程）。そして、異物の位置がステップＳ４の欠陥配線判定工程にて欠陥配線と判定された配線上にあると判定された場合に（ステップＳ６においてＹＥＳ）、異物のある位置を短絡欠陥がある位置と判定する（Ｓ７：短絡欠陥位置判定工程）。これらステップＳ５からステップＳ７を行うことで、欠陥配線上の欠陥の位置を特定することができる。これらステップＳ５からステップＳ７は、主に制御部７にて実行される。 ステップＳ５の画像検査では、半導体基板の可視画像（実画像）を認識する。可視画像による異物の検出は、公知の方法を利用することができる。 また、ステップＳ５からステップＳ７を実行せず、次のように、欠陥配線上の欠陥の位置を特定してもよい。 ステップＳ３の位置判定工程にて、図５（ａ）に赤外線画像の模式図を示すように、発熱した走査線（第１の配線群）用のＡＳＬ−ＴＦＴの位置と、発熱した信号線（第２の配線群）用のＡＳＬ−ＴＦＴの位置と、が判定された場合、ステップＳ４の欠陥配線判定工程では、次のように判定する。なお、図５（ａ）の黒丸の位置が発熱している位置である。 ステップＳ４では、図５（ｂ）に示すように、発熱した走査線用のＡＳＬ−ＴＦＴが電気的接続する配線と、発熱した信号線用のＡＳＬ−ＴＦＴが電気的接続する配線との交点を求め、この交点（図５（ｂ）の○の位置）を、短絡欠陥がある位置と判定する。このように、上記交点を短絡欠陥がある位置と判定することで、容易に液晶パネル２における短絡欠陥の位置を判定することができる。このような欠陥配線上の欠陥の位置を特定するのも、制御部７にて行われる。また、このように上記交点を短絡欠陥がある位置と判定する方法と、ステップＳ５からステップＳ７のように画像検査から短絡欠陥がある位置を判定する方法とを組み合わせて、短絡欠陥の位置を判定してもよい。 また、本実施の形態に係る欠陥検出装置１００または欠陥検出方法を用いて、マザー基板１あるいは液晶パネル２を製造する方法も本発明の範疇に入る。本実施の形態に係る欠陥検出装置１００または欠陥検出方法を用いて、マザー基板１あるいは液晶パネル２を製造することで、適切に短絡欠陥のある欠陥配線を検出することができ、その欠陥配線を修正することで、欠陥の無い、高品位のマザー基板１または液晶パネル２を製造することができる。 以上、本発明に係る実施形態について説明したが、本発明は上記の実施形態に限定されるものではなく、種々の変更が可能であり、実施形態に開示された各技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。 本発明は、液晶パネルなどの配線を有する半導体基板の配線の短絡欠陥の検出に用いることができる。１ マザー基板（半導体基板）２ 液晶パネル（半導体基板）３ プローブ（電圧印加手段）４ プローブ移動手段５、５ａ、５ｂ 赤外線カメラ（温度分布情報取得手段）６ カメラ移動手段７ 制御部（位置特定手段、欠陥配線判定手段）９ 電圧印加部（電圧印加手段）１０ データ記憶部（記憶手段）１１ アライメントステージ１２、１６ 光学カメラ１３ａ、１３ｂ、１３ｃ、１３ｄ、１３ｅ、１３ｆ ガイドレール１４ａ、１４ｂ、１４ｄ、１４ｄ マウント部１７ 画素部１８ 駆動回路部１９ａ、１９ｂ、１９ｃ、１９ｄ 端子部２１ａ、２１ｂ、２１ｃ、２１ｄ プローブ部５１ ゲード線用パッド５２ ソース線用パッド５３ ＡＳＬ−ＴＦＴのＳＷパッド１００ 欠陥検出装置 複数の配線と当該配線に電気的接続する複数の半導体素子とが形成された半導体基板の、前記配線に電圧を印加する電圧印加工程と、 前記電圧印加工程中の前記半導体基板の温度分布情報を取得する温度分布情報取得工程と、 前記取得した温度分布情報に基づき発熱した前記半導体素子の位置を特定する位置特定工程と、 予め判明している前記複数の半導体素子の位置と前記複数の配線との電気的接続関係の情報から、前記複数の配線のうち前記発熱した半導体素子と電気的接続する前記配線を短絡欠陥のある欠陥配線と判定する欠陥配線判定工程と、を含むことを特徴とする欠陥検出方法。 さらに、 前記半導体基板の画像検査を実行して異物の位置を特定する画像検査工程と、 前記画像検査工程にて特定された異物の位置が、前記欠陥配線判定工程にて欠陥配線と判定された配線上にある場合に、当該異物のある位置を短絡欠陥がある位置と判定する短絡欠陥位置判定工程と、を含むことを特徴とする請求項１に記載の欠陥検出方法。 前記複数の半導体素子は、前記半導体基板の駆動回路部に形成された、前記半導体基板へ検査用の電圧を印加するための検査用配線である検査パターンに接続した検査用トランジスタであることを特徴とする請求項１または２に記載の欠陥検出方法。 前記複数の配線は、並列配置された第１の配線群と、当該第１の配線群と交差するよう並列配置された第２の配線群と、から成り、 前記位置特定工程にて、発熱した前記第１の配線群用の検査用ランジスタの位置と、発熱した前記第２の配線群用の検査用トランジスタの位置と、が判定された場合、前記欠陥配線判定工程では、さらに、発熱した前記第１の配線群用の検査用トランジスタが電気的接続する配線と、発熱した前記第２の配線群用の検査用トランジスタが電気的接続する配線と、の交点を短絡欠陥がある位置と判定する、ことを特徴とする請求項３に記載の欠陥検出方法。 複数の配線と当該配線に電気的接続する複数の半導体素子とが形成された半導体基板の、前記配線に電圧を印加する電圧印加手段と、 前記電圧印加工程中の前記半導体基板の温度分布情報を取得する温度分布情報取得手段と、 前記温度分布情報に基づき発熱した前記半導体素子の位置を特定する位置特定手段と、 前記複数の半導体素子の位置と前記複数の配線との電気的接続関係の情報を記憶する記憶手段と、 前記記憶手段に記憶された前記電気的接続関係の情報を基に、前記複数の配線のうち前記発熱した半導体素子と電気的接続する前記配線を短絡欠陥のある欠陥配線と判定する欠陥配線判定手段と、を備えていることを特徴とする欠陥検出装置。 複数の配線と当該配線に電気的接続する複数の半導体素子とが形成された半導体基板の、前記配線に電圧を印加する電圧印加工程と、 前記電圧印加工程中の前記半導体基板の温度分布情報を取得する温度分布情報取得工程と、 前記取得した温度分布情報に基づき発熱した前記半導体素子の位置を特定する位置特定工程と、 予め判明している前記複数の半導体素子の位置と前記複数の配線との電気的接続関係の情報から、前記複数の配線のうち前記発熱した半導体素子と電気的接続する前記配線を短絡欠陥のある欠陥配線と判定する欠陥配線判定工程と、を含むことを特徴とする半導体基板の製造方法。 【課題】半導体基板の欠陥を検出するのに必要な電流量が制限される場合でも、欠陥を検出できる欠陥検出方法を提供する。【解決手段】複数の配線に電圧を印加中の半導体基板の温度分布を示す赤外線画像を取得し、発熱した半導体素子の位置を特定し、予め判明している複数の半導体素子の位置と複数の配線との電気的接続関係の情報から、複数の配線のうち発熱した半導体素子と電気的接続する配線を短絡欠陥のある欠陥配線と判定する。【選択図】図４