生命科学関連特許情報
| タイトル： | 公開特許公報(A)_半導体デバイスの製造方法 |
| 出願番号： | 2004272690 |
| 年次： | 2006 |
| IPC分類： | H01L 21/66,G01N 21/956,G01R 31/302 |
特許情報キャッシュ
浜松 玲 野口 稔 JP 2006093172 公開特許公報(A) 20060406 2004272690 20040921 半導体デバイスの製造方法 株式会社日立製作所 000005108 作田 康夫 100075096 井上 学 100100310 浜松 玲 野口 稔 H01L 21/66 20060101AFI20060310BHJP G01N 21/956 20060101ALI20060310BHJP G01R 31/302 20060101ALI20060310BHJP JPH01L21/66 JG01N21/956 AG01R31/28 L 9 1 ＯＬ 10 2G051 2G132 4M106 2G051AA51 2G051AB01 2G051AB02 2G051BA20 2G051BB05 2G051CA03 2G051CA04 2G051CB05 2G051CC07 2G051DA07 2G051DA08 2G051EA08 2G051EA14 2G051EB01 2G051EB02 2G051EC03 2G051ED07 2G132AA00 2G132AE16 2G132AF14 2G132AL12 4M106AA01 4M106BA04 4M106CA41 4M106DB02 4M106DB04 4M106DB07 4M106DB12 4M106DB19 4M106DB20 4M106DJ18 本発明は、ＬＳＩやＶＬＳＩなどの大規模集積回路部品、液晶デバイス、薄膜磁気ヘッドなどの半導体デバイスの製造ラインにおいて、高感度な検査装置を用いて欠陥を検査し信頼性の高い半導体製品などを製造する方法に関するものである。 半導体デバイスの製造工程途中における検査の従来例として、ＬＳＩやＶＬＳＩなどの大規模集積回路部品を形成する工程の途中における半導体ウェハを検査する場合について説明する。 従来のＬＳＩやＶＬＳＩなどの大規模集積回路部品を製造する半導体製造工程では、半導体基板（ウエハ）上に異物が存在すると配線の絶縁不良や短絡などの不良原因となる。さらに、パターンが年々微細化している半導体素子においては、半導体基板中に微細な異物が存在した場合に、この異物がキャパシタの絶縁不良やゲート酸化膜などの破壊の原因にもなる。 これらの異物は、搬送装置の可動部から発生するものや、人体から発生するもの、プロセスガスによる処理装置内で反応生成されたもの、薬品や材料に混入していたものなど種々の原因により種々の状態で混入される。 半導体デバイスと同様の液晶表示素子製造工程でも、パターン上に異物が混入したり、何らかの欠陥が生じると、表示素子として使えないものになってしまう。また、プリント基板の製造工程でも状況は同じであって、異物の混入はパターンの短絡、不良接続の原因に成る。 従来のこの種の半導体基板上の異物を検出する技術の１つとして、特許文献１に記載されているように、半導体基板上にレーザを照射して半導体基板上に異物が付着している場合に発生する異物からの散乱光を検出し、直前に検査した同一品種半導体基板の検査結果と比較することにより、パターンによる虚報を無くし、高感度かつ高信頼度な異物及び欠陥検査を可能にするものがある。 また、上記異物を検査する技術として、ウエハにコヒーレント光を照射してウエハ上の繰り返しパターンから射出する光を空間フィルターで除去し繰り返し性を持たない異物や欠陥を強調して検出する方法が知られている。また、ウエハ上に形成された回路パターンに対して該回路パターンの主要な直線群に対して４５度傾けた方向から照射して主要な直線群からの０次回折光を対物レンズの開口内に入力させないようにした異物検査装置が、特許文献２において知られている。 また、異物等の欠陥検査装置およびその方法に関する従来技術としては、特許文献３および４に開示されているような技術が知られている。特開昭６２−８９３３６号公報特開平１−１１７０２４号公報特開平８−２１０９８９号公報特開平８−２７１４３７号公報 上記背景技術に記載したように、半導体デバイスをはじめとする各種微細なパターンを検査する装置を用いて酸化膜などの透明膜が表層に存在する工程においては、ウエハ内部における透明膜の膜厚の不均一性に起因する照明の干渉により、正常部において、ダイ間で画像の明るさが異なって検出される。そこで、隣接するダイの画像を比較してその差画像から欠陥を抽出する場合、欠陥抽出のためにしきい値のレベルを画像間の明るさのばらつきを考慮してある程度大きく設定すると欠陥の見逃しが発生し、しきい値のレベルを下げるとダイ間の明るさの違いにより発生する本来欠陥ではない信号も欠陥として検出してしまうという問題があった。 本発明の目的は上記課題を解決し、酸化膜などの透明膜が表層に形成された半導体デバイスの正常部において、ダイ間で画像の明るさが異なって検出された場合でも、欠陥を見逃すことなく、かつ誤検出を少なくして検査を行い、信頼性の高い半導体製品などを製造する半導体デバイスの製造方法を提供することにある。 上記した目的を達成するために、本発明では、半導体デバイスの製造工程の途中で、所定の工程で処理された基板の異物の発生状態を検査し、検査して得た情報を用いて製造工程を監視しながら半導体デバイスを製造する方法において、基板の異物の発生状態を、基板を撮像し、撮像して得た画像信号について画像信号の明るさの順を求め、求めた明るさの順ごとに隣接する画像同士を比較して差を求めることにより基板上の異物を検出するようにした。 本発明によれば、欠陥を見逃すことなく、かつ誤検出を少なくして検査を行うことが可能になり、信頼性の高い半導体製品を製造することが可能となる。 図１に、酸化膜などの透明膜が表層に形成された半導体デバイスに対して、欠陥を見逃すことなく、かつ誤検出を少なくして検査を行うことを可能にするための検査装置の構成の一例を示す。 図１の構成において、１００は照明系で、光源１０１、照明光学系１０２、照明制御部１０３を備えている。２００はステージ系で、θステージ２０１、Ｚステージ２０２、Ｘステージ２０３、Ｙステージ２０４、ステージ制御部２０５を備えている。３００は検出系で、対物レンズ３０１、空間フィルタ３０２、結像レンズ３０３、センサ３０４を備えている。４００は信号処理部で、データ記憶部４０１、画像切り出し処理４０２、画素単位位置合せ処理４０３、サブピクセル位置合せ処理４０４、ソート処理４０５、差分処理４０６、比較処理４０７を備えている。５００はフーリエ変換面観察系で、光路切り替え部５０１、レンズ５０２、カメラ５０３を備えている。 上記構成において、照明系１００の光源１０１から発射した照明光を、照明光学系１０２を介して、ステージ制御部２０５で制御されているステージ系２００のθステージ２０１上に設置されたウエハ１に斜め方向から照射する。この照射によりウェハ１で発生した散乱光のうち検出系３００の対物レンズ３０１に入射した散乱光を集光して、空間フィルタ３０２でウェハ１上の繰返しパターから発生した散乱光を遮光する。空間フィルタ３０２を通過した光は結像レンズ３０３で結像され、この結像された光学像をセンサ３０４で検出することにより検査画像が取得される。すなわち、この検査画像は、暗視野画像である。この取得された暗視野画像は信号処理部４００で処理され、欠陥が検出される。 検査装置は、ＣＰＵ２、表示装置３、入力装置４、記憶装置５を備え、入力装置４から任意の条件を入力して設定し検査することと、記憶装置５に検査結果や検査条件を保存することが可能である。また検査装置はネットワーク６に接続することもでき、検出結果や、ウエハのレイアウト情報、ロット番号、検査条件などをネットワーク上で共有することが可能である。またフーリエ変換面観察系５００を備えており、メモリセルなどの繰り返しパターンから生じる回折光を遮光する空間フィルタの設定を容易にしている。またウエハ観察系６００を備えており、検出した欠陥やアライメントマークなどを観察することが可能である。 図２は，画像処理部４００の詳細図である。 少なくとも３つ以上のダイの対応する検査画像をデータ記憶部４０１に記憶する。その後画像切り出し処理４０２により、１画素より大きい任意の画像領域を切り出す。その後、画素単位の位置合せ処理４０３、サブピクセル位置合せ処理４０４をする。その後位置合せされた画像に対して、明るさの順に並べ替える（ソート処理４０５）。さらに並べ替えた画像間で差分４０６をとり、しきい値４２１と比較処理４０７により欠陥検出を実現する。ステージの精度が十分であれば、画素単位位置合せ処理４０３、サブピクセル位置合せ処理４０４はなくてもよい。また、位置合せの時の画像の大きさとソート処理をするときの画像の大きさとは必ずしも等しい必要はない。また、本図は画像処理の一例であり、必ずしもこのフローの順でなくてもよく、また、途中で他の処理を加えてもよい。また画像処理は専用のＬＳＩや、ＦＰＧＡなどを用いた処理基板、汎用プロセッサを用いて実現する。 図３は、図２のしきい値設定部４２０の一例である。 明るさ順に並べ替えるダイの数が４つ以上の場合に、差分４０６で求めたデータを差分データ記憶部４２２に記憶し、複数のダイ間で対応する画素に対して最大値最小値除去処理４２３を行った後、二乗値算出処理４２４により二乗値を算出し、二乗和算出処理４２５により二乗値の和を算出する。また和算出処理４２７により画素の信号の和を算出する。その後、和、二乗和のデータから、標準偏差算出処理４２６により標準偏差および、平均値算出処理４２８により平均値を算出する。得られた平均値と標準偏差およびあらかじめ設定しておいたしきい値係数４２９によりしきい値を算出する。しきい値は「しきい値=平均値±（しきい値係数x標準偏差）」で求まる。ここで求まったしきい値と差分４０６で算出された差画像を比較４０７で比較することで、欠陥が検出できる。ステージの最大値処理４３１はステージ精度が十分高い場合には必ずしも必要ではない。また、本図は画像処理の一例であり、必ずしもこのフローの順でなくてもよく、また、途中で他の処理を加えてもよい。 図４は、画素単位の位置合せ４０３の方法の一例である。隣接するふたつのダイ間で位置あわせを行う。本例では３ｘ３画素の場合を示しているが、位置合せ処理をする画像領域はこれより大きくても小さくても構わない。また、正方形の領域でなくても構わない。一方のダイの３ｘ３の中心部の信号強度をＡijとし、他方の画素の信号強度をＢijとする。そのとき３ｘ３領域においてダイ間で対応する各画素の差分の二乗の和を評価関数Fとする。位置合せの探索領域をたとえば±１画素とした場合はＢijの位置を１画素上下左右にシフトさせる。あらたな中心画素Ｂ'ijに対し３ｘ３の領域を選択し、先ほどの評価関数Fをもとめる。Ｆが最小となる位置が位置ずれ最小と判断し、このときのＢ'ijがＡijと対応する画素となる。今回は３ｘ３の領域に対し、上下左右に±１の探索範囲を仮定したが、領域の大きさおよび、探索範囲は任意に設定してかまわない。 図５は、サブピクセルの位置合せ４０４の方法の一例である。 画素単位の位置あわせと同様に３ｘ３の領域を例にとって考える。今度は隣接ダイの中心画像Ｂijを画素寸法以下のδx、δyだけシフトする。そのときのＢ'ijの信号強度は隣接する画像との差を求め、線形に補間する。画素単位の位置合せと同様に、領域の大きさ、探索範囲は任意に設定して構わない。 図６に、明るさの順に並べ替えるソート４０５の方法を示す。 図６（ａ）に示すような１ライン分の画像データが検出されたときに、従来は、例えば図６（ｂ）に示すように、チップの並んだ順番に従って隣接しているダイ間の信号の差分を取っていた。そのため、隣接するダイ間に明るさむらがあると，その明るさむらがそのままダイ間の信号差として検出される。そして、この信号の差分値に対してしきい値１および２を設定して、これらしきい値よりも大きい信号を欠陥として判定する場合に、虚報が発生してしまう。 そこで、本発明では、図６（ｃ）に示すように、１ライン分のデータをダイごとに信号輝度の順番にソートして並び替える。この明るさごとに並び替えて隣接するダイ間で明るさむらの状況が近くなるようにした状態で、隣接するダイ間で差分を取ることにより、差分値のばらつきを小さくすることが可能になる。その結果、差分値に対するしきい値３及び４を、図６（ｃ）に示すように設定しても、虚報が発生しない。 これにより、酸化膜などの透明膜が表層に形成された半導体デバイスの異物欠陥を検査する工程において、検出した画像で隣接するダイ間に明るさむらがあるような場合であっても、欠陥を見逃すことなく、かつ誤検出を少なくして検査を行うことが可能になり、信頼性の高い半導体製品を製造することが可能となる。 図７は、画像をソートするデータの母集団を示したものである。 図７（ａ）は、ウェハ上の全てのダイのデータをデータ記憶部４０１に記憶し、それを画像処理部４００で使う場合を示し、図７（ｂ）は、１ライン分のダイのデータをデータ記憶部４０１に記憶し、それを画像処理部４００で使う場合を示し、更に図７（ｃ）は、センサの幅で１ライン分のデータをデータ記憶部４０１に記憶し、それを画像処理部４００で使う場合を示している。図７（ｂ）は、図６（ａ）の場合に相当する。 画像メモリの量が多ければ、図７（ａ）に示したような全てのダイのデータを利用することも可能である。またスループットなどを考慮して、データ数の少ない図７（ｂ）または（ｃ）に示したような方法でもかまわない。 図８は、検査装置と半導体の製造工程の関係を示したものである。半導体の製造工程の一例として、製造装置群８００が、ホト工程８０１、エッチング工程８０２、成膜工程８０３、ＣＭＰ工程８０４で構成される場合を示す。 このように構成された半導体の製造工程において、ホト工程８０１とエッチング工程８０２との間に本発明を搭載した検査装置１０００を設置して欠陥を検出し、この検出した欠陥を欠陥観察装置１００１で詳細に観察して欠陥の発生原因をつきとめて、その情報を工程管理システム１１００、欠陥情報管理システム１２００へ送り、半導体の製造工程の異物欠陥の発生の情報として蓄積し、製造装置群８００を管理する。 このように、上記に説明したような欠陥検出方法を用いて半導体の製造工程の途中で異物欠陥の発生の状態を監視することにより、半導体デバイスの歩留りを向上し、信頼性の高い半導体デバイスの製造が可能となる。本発明による検査装置の概略構成を示す正面図である。本発明による信号処理回路の構成を示すブロック図である。本発明による信号処理回路のしきい値設定部の詳細を示すブロック図である。本発明による画素単位位置合せ処理の例を示す図である。本発明によるサブピクセル位置合せ処理の例を示す図である。本発明による輝度ソートアルゴリズムの説明図である。本発明による輝度ソートの対象となるデータを示す図である。本発明を適用した半導体デバイスの製造工程の一例を示すブロック図である。符号の説明１・・・ウエハ ２・・・ＣＰＵ ３・・・表示装置 ４・・・入力装置 ５・・・記憶装置 ６・・・ネットワーク １００・・・照明系 ２００・・・ステージ系 ３００・・・検出系 ４００・・・画像処理部 ５００…フーリエ変換面観察系 ６００…ウエハ観察系 ８００…製造装置群 ８０１…ホト工程 ８０２…エッチング工程 ８０３…成膜工程 ８０４…CMP工程 １０００…本発明を搭載した検査装置 １００１…欠陥観察装置 １１００…工程管理システム １２００…欠陥情報管理システム 半導体デバイスの製造工程の途中で、所定の工程で処理された基板の異物の発生状態を検査し、該検査して得た情報を用いて前記製造工程を監視しながら半導体デバイスを製造する方法であって、前記基板の異物の発生状態を、前記基板を撮像し、該撮像して得た画像信号について該画像信号の明るさの順を求め、該求めた明るさの順ごとに隣接する画像同士を比較して差を求めることにより前記基板上の異物を検出することを特徴とする半導体デバイスの製造方法。 前記基板を撮像することを、前記基板に対して斜め方向から光を照射し、該照射により前記基板から発生した散乱光を前記基板の法線方向に配置した対物レンズを介して撮像することを特徴とする請求項１記載の半導体デバイスの製造方法。 前記該照射により前記基板から発生した散乱光で前記基板の法線方向に配置した対物レンズに入射した散乱光のうち、前記基板上に形成されたパターンからの散乱光を遮光した光による像を撮像することを特徴とする請求項２記載の半導体デバイスの製造方法。 半導体デバイスの製造工程の途中で、所定の工程で処理された基板の異物の発生状態を検査し、該検査して得た情報を用いて前記製造工程を監視しながら半導体デバイスを製造する方法であって、前記基板の異物の発生状態を、前記基板上に形成された同一形状のパターンを有する複数のダイを順次撮像し、該撮像して得たダイの画像信号を該ダイごとの画像信号の明るさの順を求め、該求めた明るさの順で隣り合うダイの画像同士を比較して差を求めることにより前記基板上の異物を検出することを特徴とする半導体デバイスの製造方法。 前記該撮像して得たダイの画像信号は、暗視野画像信号であることを特徴とする請求項４記載の半導体デバイスの製造方法。 前記該撮像して得たダイの画像信号を隣接するダイ間で位置ずれを補正し、該位置ずれを補正したダイごとの画像信号の明るさの順を求めることを特徴とする請求項４記載の半導体デバイスの製造方法。 前記異物の発生状態を検出する基板が、表面に光学的に透明な層が形成されている基板であることを特徴とする請求項１又は４に記載の半導体デバイスの製造方法。 前記検出した基板上の異物を更に詳細に観察して、該異物の発生原因を求めることを特徴とする請求項１又は４に記載の半導体デバイスの製造方法。 前記求めた異物の発生原因の情報を前記製造工程の情報として蓄積することを特徴とする請求項１又は４に記載の半導体デバイスの製造方法。 【課題】 酸化膜などの透明膜が表層に形成された半導体デバイスの正常部において、ダイ間で画像の明るさが異なって検出された場合でも、欠陥を見逃すことなく、かつ誤検出を少なくして検査を行う。【解決手段】 半導体デバイスの製造工程の途中で、所定の工程で処理された基板の異物の発生状態を検査し、検査して得た情報を用いて製造工程を監視しながら半導体デバイスを製造する方法において、基板の異物の発生状態を、基板を撮像し、撮像して得た画像信号について画像信号の明るさの順を求め、求めた明るさの順ごとに隣接する画像同士を比較して差を求めることにより基板上の異物を検出するようにした。【選択図】 図１